电流采样链路的信号完整性：从分流电阻到ADC的噪声抑制

电流采样是电机驱动器中最关键的模拟信号链环节之一。PID 控制环的电流内环精度直接取决于采样链路的信噪比。很多工程师发现，同样的驱动器和电机，别人的电流环带宽能调到 2kHz 以上，自己的调到 500Hz 就振荡。排查下来，采样链路的噪声抑制没做好是主因。采样噪声会混入控制环路，被当作真实电流信号处理，导致 PWM 占空比高频抖动、电机发热和噪声增加。本文从分流电阻选型、运放电路设计、PCB 布局到 ADC 采样策略，系统梳理电流采样链路的信号完整性要点。

电流采样的底层逻辑

直流电机驱动器需要实时检测绕组电流，用于电流环 PID 控制和过流保护。常用的电流采样方法有四种：分流电阻采样（低侧/高侧/差动）、霍尔传感器采样、互感器采样和磁通门采样。

分流电阻采样最简单直接，在电机回路中串入精密电阻（通常 1~10mΩ），测量电阻两端电压降计算电流。其优点是线性度好、带宽宽、成本低；缺点是引入额外损耗，且需要处理共模电压问题。

高侧采样将分流电阻放在母线正极，电阻两端电压接近母线电压（如 400V），运放需要能承受高共模电压，通常采用专用高侧电流采样运放或仪表放大器。低侧采样将分流电阻放在电机绕组与地之间，共模电压接近 0V，运放设计简单，但无法检测开路故障且负载变化时参考地会波动。差动采样用电阻分压+运放构成差动放大器，测量高侧电阻两端电压差，共模抑制比（CMRR）是关键指标。

采样运放的选择直接影响信号质量：输入偏置电流要远小于分流电阻上的信号电流（通常要求<1%），输入电压噪声密度要低（nV/√Hz 级别），增益带宽积要足够覆盖 PWM 频率及其谐波。

PCB 布局对采样质量的影响往往被低估：分流电阻的电流路径要走 Kelvin 连接（四线制），即电流焊盘和电压检测焊盘分开，避免电流路径阻抗引入测量误差。ADC 采样策略同样关键：在 PWM 载波周期的电流纹波谷底采样可获得最准确的平均电流值，避免采样到 PWM 开关瞬态的尖峰噪声。

关键参数一览

现场怎么调：采样链路的三步校准法

第一步，静态校准。断开电机，给驱动器注入已知直流电流（如 5A），读取 ADC 采样值，计算校准系数。在 0A、额定电流的 25%、50%、75%、100% 五个点做线性度校验，最大偏差不超过满量程的 0.5%。

第二步，动态噪声测试。电机空转，用示波器观察 ADC 原始采样数据（关闭 PID 控制，直接读寄存器值），测量噪声峰峰值。正常情况噪声峰峰值应小于满量程的 1%。如果噪声过大，检查运放电源滤波、PCB 走线和屏蔽。

第三步，电流环响应验证。闭环运行，阶跃改变电流指令，观察实际电流跟踪波形。上升时间、超调量和稳态误差应符合设计指标。如果稳态纹波大，检查采样时机是否对准 PWM 谷底；如果振荡，检查采样相位延迟是否引入额外相移。

现场经验：采样链路的校准系数应存储在非易失存储器中，每次上电自动加载，以补偿元器件温漂和老化。

最容易踩的三个坑

1. 分流电阻焊接不良。分流电阻功率较大时发热严重，如果焊点虚焊或 PCB 铜箔太窄，接触电阻变化引起采样漂移。对策：采用大功率贴片电阻或焊接式电阻，焊盘面积充足，回流焊温度曲线合理。
2. 地线干扰。低侧采样时，大电流回流路径经过运放地线，地线阻抗上的压降被运放当作信号放大。对策：采用 Kelvin 连接，运放地线单独走线直达分流电阻负极。
3. ADC 采样时机错误。在 PWM 开关瞬态（上管或下管开关切换时刻）采样，采集到的是电压振铃和电流尖峰而非真实电流值。对策：将 ADC 触发时刻设置在 PWM 周期中心（三角载波顶点或底点），避开开关瞬态。

实战：精密卷绕机电流采样噪声整改

故障现象。某精密卷绕机驱动器电流环出现高频振荡，卷绕张力波动导致产品不良。

排查思路。示波器观察 ADC 原始采样数据，发现 PWM 开关频率附近有明显的噪声尖峰，峰峰值达满量程的 5%。进一步分析 PCB 布局，发现分流电阻的电压检测走线与功率回路共用铜皮，开关瞬态电流在 PCB 走线阻抗上产生耦合干扰。

参数配置。重新布线采用 Kelvin 连接分离电流路径和检测路径，运放输入端增加 RC 低通滤波（截止频率设为载波频率的 1/5），ADC 采样时机调整为 PWM 中心对齐。

效果对比。电流采样噪声峰峰值从满量程 5% 降至 0.3%，电流环带宽可从 300Hz 提升至 1.2kHz，卷绕张力波动降低 70%。

延伸阅读

电流采样链路的深入优化涉及 Σ-Δ 调制 ADC、数字滤波算法和自适应噪声抵消等技术，越往前端走，越要关注信号地、屏蔽与采样相位的细节。